

Philipps-Universität Marburg

Technische Informatik I WS 2004/05

Dozentin: Prof. Dr. R. Loogen

Verwendete Zeichen und Symbole:

A	a	A	a	α	alpha	1
B	b	B	b	β	beta	2
C	c	C	c	γ	gamma	3
D	d	D	d	Δ	delta	4
E	e	E	e	ϵ	epsilon	5
F	f	F	f	ζ	zeta	6
G	g	G	g	η	eta	7
H	h	H	h	θ, ϑ	theta	8
I	i	I	i	ι	iota	9
J	j	J	j	κ	kappa	
K	k	K	k	λ	lambda	
L	l	L	l	μ	mu	
M	m	M	m	ν	nu	
N	n	N	n	ξ	xi	
O	o	O	o	\omicron	omicron	
P	p	P	p	π	pi	
Q	q	Q	q	ρ	rho	
R	r	R	r	Σ	sigma	
S	s	S	s	σ, ϑ	tau	
T	t	T	t	τ	upsilon	
U	u	U	u	ϕ	phi	
V	v	V	v	χ	chi	
W	w	W	w	Ψ	psi	
X	x	X	x	Ω	omega	
Y	y	Y	y			
Z	z	Z	z			
Ä	ä	Ä	ä	\forall	für alle	
Ö	ö	Ö	ö	$\exists, \exists!$	es existiert	
Ü	ü	Ü	ü			
ß	ß					

Vorlesungsmitschrift von Mannel Haim

<http://www.mathematik.uni-marburg.de/~haim>

Alphanumerische Codes
 Textcodes
 - ASCII = American Standard Code for Information Interchange
 7 Bits pro Zeichen \rightarrow 128 Zeichen
 - Unicode
 16 Bits \rightarrow 65.536 Codepunkte

Graficodes
 Kodierung von Bildpunkten
 z.B. 4 Bits für 16 Graustufen
 8 Bits für 256 Graustufen
 Beispiel: Lauflängenkodierung
 Speichern in 2 Bytes
 1. Anzahl aufeinanderfolgender Bildpunkte mit gleicher Graustufe
 2. Graustufe
 \rightarrow Kompression bei vielen benachbarten gleichen Bildpunkten

$CPI \hat{=} \text{average number of clock cycles per instruction}$
 bei RISC: $CPI \approx 1$

Tafel

Abschätzung der Beschleunigung durch Fließbandverarbeitung:

Fließband mit r Stufen

Folge von m Instruktionen

$S_r = \frac{T_{seq}}{T_{pipe}}$, wobei $T_{seq} = m \cdot r$ Schritte

$T_{pipe} = r + \underbrace{m-1}_{m-1 \text{ restl. Instr.}}$

Anlaufphase bis Fertigstellung der ersten Instruktion

d.h. $S_r = \frac{m \cdot r}{r+m-1} \leq \frac{m \cdot r}{m} = r$

$\xrightarrow{m \rightarrow \infty} r$

IF - ID - OF - EX - WB

F048

Superskalare Architekturen: Parallelität verschiedener Einheiten

F050 (neu!)

Parallelrechner

F051

~~Adressraum~~ ~~Speicher~~

global

physikalisch verteilt

SMP (Symm. Multiproz.)

DSM (distributed shared memory)

gemeinsam

uni- uniform memory access

NUMA - nonuniform memory access

verteilt

Multicomputer, DM (distrib. mem.)

(N)UCA


(non-) uniform communication architecture

Virtualisierung des Speichers

Fo 52


Programm-
adressraum

Ex 1

Abbildung von log. Programmadressen
auf physikalische Hauptspeicheradressen:

log. Programmadressen

Blockgröße

Seitennr.
Blöcknr. Offset-
Adressez.B. 4KB = 2^{12} Bytes
→ 12 Bit Adressen für
Adressierung innerhalb
der Blöcke
"Offset-Adresse"

Seitentabelle

Seitennr. physikalische
Blockadresse

physikalische Hauptop. adr.

Demand
paging

Lokalität

Fo 58

90/10 -Regel:

90% des Daten des Programms werden aus 10% des vom
Programm insgesamt benötigten Speichers geladen

- Temporale Lokalität (erletzt benutzte Daten)
- Räumliche Lokalität (benachbarte Speicherzelle)

27.10.2004

Parallel + (ODER)

Serie * (UND)

Schaltfunktion $f: \{0,1\}^n \rightarrow \{0,1\}$ beschreibt Gesamtschaltkreis

Mehrkellige Schaltfunktionen

Äquivalenz: Schaltfunktionen sind identisch

Gleichungen

Fo 77

Für beliebige Verbände muss der Nachweis von Gleichungen unter Verwendung der bekannten Gleichungen durch Gleichungs-umformungen erfolgen.

TAFEL

Bsp. $(x * y) * (x + y) \stackrel{!}{=} x * y$

Ass.
 $= x * (y * (x + y))$

Comm.
 $= x * (y * (y + x))$

Absorpt.
 $= x * y$

alternative Umformung

$$(x * y) * (x + y)$$

Distr.
 $= ((x * y) * x) + ((x * y) * y)$

Comm.
 $= ((y * x) * x) + (x * (y * y))$

Ass.
 $= (y * (x * x)) + (x * y)$

Absorpt.
 $= (y * x) + (x * y)$

Comm.
 $= (x * y) + (x * y)$

Absorpt.
 $= x * y$

Dualitätsprinzip

Eo 72

Eine induktiv aufgebaute Menge besteht aus

TAFEL

- atomaren Elementen

und wird abgeschlossen unter gewissen Operationen.

Bsp. \mathbb{N}

0 ist atomares Element von \mathbb{N}

Nachfolgekt. ist Abschlussop.

d.h. für jedes $n \in \mathbb{N}$ ist auch $n + 1 \in \mathbb{N}$ und kein anderes Element ist in \mathbb{N} .

S/P-Forme. atomare Elemente:

- Konstanten 0 und 1
- Variablen x

Abschlussoperationen

- Parallelschaltung $t_1 + t_2$
- Serienschaltung $t_1 * t_2$

Beweisprinzipien für induktiv aufgebaute Mengen① Vollständige Induktion (Spezialfall \mathbb{N})

(Spezialfall der strukturrellen Induktion)

Der Beweis eines Satzes der Form

$$"E(n) \text{ gilt für } n \in \mathbb{N}"$$

Besteht aus zwei Schritten:

1. Induktionsanfang: Zeige: $E(0)$ ist wahr.Eigenschaft2. Induktionsschluss:

Unter der Induktionsvoraussetzung, dass $E(n)$ für ein bel. $n \in \mathbb{N}$ gelte, zeigt man, dass auch $E(n+1)$ gilt.

Bsp. Zeige, dass für alle $n \in \mathbb{N}$ gilt:

$$\sum_{i=1}^n i = \frac{n(n+1)}{2}$$

Beweis durch ^{vollst.} Induktion:

$$\text{Induktionsanfang: } \sum_{i=1}^0 i \stackrel{!}{=} \frac{0(0+1)}{2}$$

$\underbrace{\hspace{2cm}}_{\text{leere Summe}} = 0 \quad \parallel \quad 0$

! Blaupause

Induktionsschluss:Induktionsvoraussetzung: Sei $n \in \mathbb{N}$ mit $\sum_{i=1}^n i = \frac{n(n+1)}{2}$

$$\text{Zeige: } \sum_{i=1}^{n+1} i = \frac{(n+1)(n+2)}{2}$$

$$\begin{aligned} \text{Es gilt: } \sum_{i=1}^{n+1} i &= \sum_{i=1}^n i + (n+1) \stackrel{\text{IH}}{=} \frac{n(n+1)}{2} + \frac{2(n+1)}{2} \\ &= \frac{(n+1)(n+2)}{2} \end{aligned}$$

 $E(0)$ und $E(n) \Rightarrow E(n+1)$ für bel. n ② Strukturrelle InduktionGeg. induktiv aufgebaute Menge M . \Leftrightarrow Eigenschaft $E(m)$ gilt f.a. $m \in M$.Induktionsanfang: Zeige, dass $E(m)$ für alle atomaren Elemente $m \in M$ gilt.Induktionsschluss: Zeige unter der Induktionsvoraussetzung, dass $E(m_i)$

für Elemente $m_i \in M$ gelte, zeigt man, dass auch $E(f(m_1, \dots, m_i))$ für jede Operation f gilt.

Bsp. $M =$ Menge der S/P - Terme

$$E(t) : t = (t^d)^d$$

Induktionsanfang:

- Konstanten: $(0^d)^d = (1^d)^d = 0$

$$(1^d)^d = 0^d = 1$$

- Variablen: $(x^d)^d = x^d = x$

Induktionsschluss:

Induktionsvoraussetzung:

Seien u, v S/P - Terme mit: $(u^d)^d = u, (v^d)^d = v$

1. Zeige: $((u+v)^d)^d = u+v$

$$\begin{aligned} ((u+v)^d)^d &= (u^d + v^d)^d = (u^d)^d + (v^d)^d \\ &\stackrel{IV}{=} u+v \end{aligned}$$

2. zeige $((u \cdot v)^d)^d = u \cdot v$

analog \checkmark

02.11.2004

TAFEL
zu Fo 72

$$\underline{2} := \{0, 1\}$$

Schaltfunktion $f: \underline{2}^n \rightarrow \underline{2}$

$n=1$	x	\bar{x}	$\bar{\bar{x}}$	x	\bar{x}
	0	1	0	0	1
	1	0	1	1	0

↑
monotone
Ekt.en

↑
nicht-monotone Ekt.

↑
nicht jede Schaltfunktion
ist durch S/P - Schaltkreis realisierbar


$$0 \leq 1$$

$(x_1, \dots, x_n) \leq (y_1, \dots, y_n)$ gdw. für alle $1 \leq i \leq n$ gilt: $x_i \leq y_i$

gdw = genau dann wenn

$$(0, 0) \leq (1, 0) \leq (1, 1)$$

$$(0, 0) \leq (0, 1) \leq (1, 1)$$



Satz: Durch S/P-Terme realisierbare Schaltfkt.en sind monoton
 „geöffnete Schaltkreise können durch das Schließen von
 Elementarschaltern nicht geöffnet werden.“

Notation: Schreibe $f_t(x_1, \dots, x_n) = t$ für die Schaltfkt. in
 Term t über Variablen x_1, \dots, x_n .

Beweis: strukturelle Induktion über Aufbau der S/P-Terme

Induktionsanfang (atomare S/P-Terme)

a) Konstanten 0 und 1

$$f_0(x_1, \dots, x_n) = 0 \text{ für bel } (x_1, \dots, x_n) \in \underline{2}^n$$

$$(x_1, \dots, x_n) \leq (y_1, \dots, y_n)$$

$$\Rightarrow f_0(x_1, \dots, x_n) = 0 = f_0(y_1, \dots, y_n) \checkmark$$

f_1 analog

b) Variable x_i , $f_{x_i}(x_1, \dots, x_n) = x_i$

$$(x_1, \dots, x_n) \leq (y_1, \dots, y_n) \Rightarrow \text{f.a. } j: x_j \leq y_j$$

$$\Rightarrow f_{x_i}(x_1, \dots, x_n) = x_i \leq y_i = f_{x_i}(y_1, \dots, y_n) \checkmark$$

Induktionschluss

Induktionsvoraussetzung: Seien u und v S/P-Terme über x_1, \dots, x_n

mit monotonen Schaltfunktionen f_u und f_v .

Seien $(a_1, \dots, a_n), (b_1, \dots, b_n) \in \underline{2}^n$ mit $(a_1, \dots, a_n) \leq (b_1, \dots, b_n)$

laut Induktionsvoraussetzung folgt:

$$f_u(a_1, \dots, a_n) \leq f_u(b_1, \dots, b_n)$$

$$f_v(a_1, \dots, a_n) \leq f_v(b_1, \dots, b_n)$$

Aus den Operationstafeln von $+$ und $*$ erkennt man, dass

$$\begin{matrix} \rightarrow c_1 \leq d_1, c_2 \leq d_2 & \rightsquigarrow & c_1 + c_2 \leq d_1 + d_2 \\ (c_1, c_2) \leq (d_1, d_2) & & c_1 * c_2 \leq d_1 * d_2 \end{matrix}$$

Damit folgt:

$$\begin{aligned} f_{u+v}(a_1, \dots, a_n) &= f_u(a_1, \dots, a_n) + f_v(a_1, \dots, a_n) \\ &\leq f_u(b_1, \dots, b_n) + f_v(b_1, \dots, b_n) \\ &= f_{u+v}(b_1, \dots, b_n) \end{aligned}$$

$$f_{u+v}(a_1, \dots, a_n) \leq f_u(b_1, \dots, b_n) + f_v(b_1, \dots, b_n) \quad \checkmark$$

Monotonie
von +

analog: $u \neq v$

TAFEL
zu Fo80

zur Schaltalgebra isomorphe Mengenalgebra

$$(\mathbb{Z}, +, \cdot, ', 0, 1)$$

Wähle $M = \{a\}$

Zugeh. Mengenalgebra:

$$(\{\emptyset, \{a\}\}, \cup, \cap, \overline{}, \emptyset, \{a\})$$


$= P(\{a\})$

$$\Psi: \begin{cases} \mathbb{Z} & \rightarrow \{\emptyset, \{a\}\} \\ 0 & \mapsto \emptyset \\ 1 & \mapsto \{a\} \end{cases}$$

$$\text{z.z.: } \Psi(x+y) = \Psi(x) \cup \Psi(y)$$

$$\Psi(x \cdot y) = \Psi(x) \cap \Psi(y)$$

$$\Psi(x') = \overline{\Psi(x)} = \{a\} \setminus \Psi(x)$$



+	0	1
0	0	1
1	1	1

\cup	\emptyset	$\{a\}$
\emptyset	\emptyset	$\{a\}$
$\{a\}$	$\{a\}$	$\{a\}$

Eins-zu-Eins-Korrespondenz zwischen Werten in \mathbb{Z} und $P(\{a\})$ wird durch die Operationen erhalten.

x	x'
0	1
1	0

x	$\{a\} \setminus x$
\emptyset	$\{a\}$
$\{a\}$	\emptyset

$(\{f \mid f: \mathbb{Z}^n \rightarrow \mathbb{Z}\}, +, *, ', 0, 1)$
 $\uparrow \uparrow$
 konstante
 Ekt.en

 Idempotenz $xx = x$

$$x+x = x$$

 TAFEL
 zu Fo 85

 Komplementregel $xx' = 0$

$$x+x' = 1$$

 \rightarrow Fo 89

03.11.2004

 TAFEL
 zu Fo 88

Schaltalgebra - Kernfragen

1. Äquivalenz von Schaltkreisen / Termen?

Wertetabellen

Gleichungstransformationen

2. Gibt es eine Termdarstellung zu jeder Schaltfunktion?

 \rightarrow Disjunktive Normalform

3. Welche Grundoperationen sind notwendig?

Bsp.

Indizes	x	y	z	Majorität	
0	0	0	0	0	
1	0	0	1	0	Minterme
2	0	1	0	0	
0 einschlägige Indices ③	0	1	1	1	$\leftarrow x'yz$
④	1	0	0	0	
⑤	1	0	1	1	$\leftarrow xy'z$
⑥	1	1	0	1	$\leftarrow xyz'$
⑦	1	1	1	1	$\leftarrow xyz$

Die Majoritätsfkt. kann durch die Mintermsumme

$$x'yz + xy'z + xyz' + xyz$$

 dargestellt werden. Diese nennt man Disjunktive Normalform.

Beweis des DNF-Satzes

zz (i) Existenz der DNF

(ii) Eindeutigkeit der DNF

ad (i): Zeige f und $\sum_{i \in I} m_i$ liefern für jedes Argumenttupel $(j_1, \dots, j_n) \in \underline{2}^n$ denselben Wert.

$$\text{Sei } j = (j_1, \dots, j_n)_2 = \sum_{i=1}^n j_i \cdot 2^{n-i}$$

1. Fall: $f(j_1, \dots, j_n) = 1 \rightsquigarrow j \in I$

$$\rightsquigarrow \sum_{i \in I} m_i(j_1, \dots, j_n) = 1, \text{ da } m_j(j_1, \dots, j_n) = 1$$

2. Fall: $f(j_1, \dots, j_n) = 0 \rightsquigarrow j \notin I$

$$\rightsquigarrow \sum_{i \in I} m_i(j_1, \dots, j_n) = 0, \text{ da für alle } i \neq j \text{ gilt } m_i(j_1, \dots, j_n) = 0$$

ad (ii): Annahme, es gibt zwei Darstellungen von f als Summe von Mintermen

$$f = \sum_{i \in I} m_i = \sum_{j \in J} m_j$$

$$\text{mit } I \neq J \quad I, J \subseteq \{0, \dots, 2^n - 1\}$$

Dann existiert ein k mit a.B.d.A.

$$k \in I \text{ und } k \notin J. \text{ Sei } k = (k_1, \dots, k_n)_2.$$

$$k \in I \rightsquigarrow \sum_{i \in I} m_i(k_1, \dots, k_n) = 1 = f(k_1, \dots, k_n)$$

$$k \notin J \rightsquigarrow \sum_{j \in J} m_j(k_1, \dots, k_n) = 0 \quad \parallel \quad \downarrow \text{Widerspruch}$$

\Rightarrow Die Annahme ist falsch.



zu Ex 80

 $x'y'z'$

$000 \mapsto 1$

0

$(x'y'z')' = (x')' + (y')' + (z')'$

$001 \mapsto 0$

1

$= x + y + z$

\vdots

 \vdots

$111 \mapsto 0$

1

(de Morgan)

de Morgan: $(x + y)' = x' y'$

$x + y = (x' y')'$


$$x y = (x' + y')'$$

$x \text{ NAND } y = (x y)'$


$x \text{ NAND } x = (x x)' = x'$

$\text{NAND}_3(x, y, z) = (x y z)'$

zu Fo 97



DNF $x y z' + x y' z' + x' y z$




→ 112

03.11.2004

zu Fo 136

Kosten (Minterm) = Stelligkeit - 1

Kosten (DNF) = Anzahl einschlägige Indices * (Kosten(Minterm) + 1) - 1



⇒ 5 Resolutionsmöglichkeiten

3 Resolventen überdecken bereits alle Einsen:

$$x_1 x_3 x_4 + \underbrace{(x_1 x_2' x_4)}_{x_2' x_4} + \underbrace{(x_1' x_2' x_4)}_{x_2' x_4}$$

$\hat{=}$ Viererblock von Einsen

zu Fo 147

Rechteckige Einserblöcke im Karnaugh-Diagramm

entsprechen verkürzten Monomen:

$2^r \times 2^s$ -Block $\hat{=}$ Monom mit $n-r-s$ Literalen

Viererblock: $\left. \begin{array}{l} 2 \times 2 \text{-Block} \\ 1 \times 4 \text{-Block} \\ 4 \times 1 \text{-Block} \end{array} \right\} \hat{=}$ Monom mit 2 Literalen

Achterblock: $\left. \begin{array}{l} 2 \times 4 \\ 4 \times 2 \end{array} \right\} \rightarrow$ Monom mit 1 Literal

Kostenminimale Überdeckung erhält man nicht immer durch maximale Blöcke

$x_1 x_2$	00	01	11	10
$x_3 x_4$			1	
00			1	
01	1	1	1	
11		1	1	1
10		1		

\Rightarrow Minimalpolynom

$$\begin{aligned} & x_1' x_3' x_4 \\ & + x_1 x_2 x_3' \\ & + x_1 x_3 x_4 \\ & + x_1' x_2 x_3 \end{aligned}$$

überdeckter Viererblock:

$$x_2 x_4$$

zu Fo 147

10.11.2004

$$= \underbrace{(x_2' + x_1 x_3)}_{\text{Kosten 3}} x_4$$

Dies ist keine Polynomdarstellung.

Das Minimalpolynom zu dieser Fkt. hat die Kosten 4.

Primimplikanten zu f : $x_2'x_4$, $x_1x_3x_4$

Implikanten:

- alle Minterme zu einschlägigen Indices, im Bsp. 5
- alle Zweierblöcke von Einsen, im Bsp. 5
- alle Viererblöcke, im Bsp. 1
- alle Achterblöcke, im Bsp. 0

zu Ex 145

Satz: Die Monome eines Minimalpolynoms sind Primimplikanten.

Beweis: Sei $f: \underline{2}^n \rightarrow \underline{2}$, $f \neq \underline{0}$.

Sei $\sum_{i=1}^k a_i$ Minimalpolynom für f .

1.) Zeige: Alle a_i sind Implikanten von f .

Es gilt: $a_i(b_1, \dots, b_n) = 1 \Leftrightarrow f(b_1, \dots, b_n) = 1$
für alle $(b_1, \dots, b_n) \in \underline{2}^n$

Dies ist gleichbedeutend mit

$$a_i(b_1, \dots, b_n) \leq f(b_1, \dots, b_n) \text{ für alle } (b_1, \dots, b_n) \in \underline{2}^n \checkmark$$

2.) Annahme: Es gäbe j mit: a_j ist kein Primimplikant von f .

Dann es. ein Teilmonom a von a_j , das Implikant von f ist, d. h.

$$a(b_1, \dots, b_n) \leq f(b_1, \dots, b_n) \text{ f.a. } (b_1, \dots, b_n) \in \underline{2}^n$$

Es gilt außerdem: a_j ist Implikant von a (Übungsaufgabe).

Weiter ist a kostengünstiger als a_j .

Die Summe $a_1 + \dots + a_{j-1} + a + a_{j+1} + \dots + a_k$

ist Polynom für f und kostengünstiger als

$\sum_{i=1}^k a_i$ \downarrow zur Kostenminimalität von $\sum_{i=1}^k a_i$

Im Allgemeinen sind Minimalpolynome zu Schaltfunktionen nicht eindeutig bestimmt.

Bsp. Schaltfkt. mit zwei Minimalpolynomen

	00	01	11	10
00	1			1
01			1	1
11		1	1	
10	1	1		

zu So155

Bsp. zur Komplexität des Überdeckungsproblems

Betrachte zwei- und dreielementige Teilmengen der Menge $\{1, \dots, 7\}$.

Es gilt: Es gibt $\binom{7}{2} = \frac{7 \cdot 6}{2} = 21$ zweielementige Teilmengen

$$\binom{7}{3} = \frac{7 \cdot 6 \cdot 5}{1 \cdot 2 \cdot 3} = 35 \text{ dreielementige Teilmengen}$$

Dreielementige Teilmengen überdecken die in ihnen enthaltenen zweielementigen Teilmengen.

\Rightarrow Überdeckungsmatrix hat Dimension 35×21 ($=735$ Einträge)

	$\{1,2\}$	$\{1,3\}$	$\{1,4\}$	$\{1,5\}$...
$\{1,2,3\}$	1	1	0	0	...
$\{1,2,4\}$	1	0	1	0	...
$\{1,2,5\}$	1	0	0	1	...
\vdots	\vdots				

Diese Überdeckungsmatrix ist irreduzibel.


Bestimmung einer minimalen Überdeckung:

„brute force“-Algorithmus. Teste alle Teilmengen der Menge aller dreielementigen Teilmengen darauf, ob sie alle Zweiermengen überdecken:

d.h. es sind $2^{35} \approx 32$ Mrd. Auswahlen zu überprüfen.

Für eine gegebene Auswahl ist der Test, ob eine Überdeckung aller Objekte vorliegt, relativ einfach.

Lösung dieses Überdeckungsproblems:



≈ 7 Dreiermengen, die alle Zweiermengen überdecken

„endliche projektive Ebene der Ordnung 2“

→ Eo 157

zu Eo 158

Halb-addierer

x	y	s	c. „Überlauf“
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



16.11.2004

DNF für $s = x'y + xy'$



exklusives Oder \oplus
Antivalenz

zu Eo 165 PLA-Realisierung einer Schaltfkt.

Bsp. $f(x_1, x_2, x_3) = x_1x_2 + x_1'x_3$



In den Spalten der UND-Ebene des PLAs werden die Monome der Schaltfkt. erzeugt.



zu $\text{Ex } 168$

PLA-Matrix
$$\begin{pmatrix} 2 & 3 \\ 2 & 0 \\ 0 & 2 \\ \hline 1 & 1 \end{pmatrix}$$

zu $\text{Ex } 167$

Bsp. (analog $\text{Ex } 170$)

$$u = y'z + xyz = \underbrace{xy'z} + x'y'z + \underbrace{xyz}$$

$$v = xz + xyz' = \underbrace{xyz} + \underbrace{xy'z'} + xyz'$$

alternative PLA-Matrix


$$\begin{pmatrix} 2 & 3 & 2 & 2 \\ 3 & 3 & 2 & 2 \\ 2 & 2 & 2 & 3 \\ \hline 1 & 1 & 1 & 0 \\ 1 & 0 & 1 & 1 \end{pmatrix}$$

$\text{Ex } 172$: dritte Spalte von links markiert (nicht von rechts), Inhalt der Adresse entsprechend 1010


Weitere Standardbausteine

Dekodierer und KodiererDekodierer n Eingänge $\rightarrow 2^n$ Ausgänge


$$(b_1, \dots, b_n) \mapsto (0, 0, \dots, 0, \underset{\substack{\uparrow \\ (b_1 \dots b_n)_2}}{1}, 0, \dots, 0)$$

 $n = 1$

x	y_0	y_1
0	1	0
1	0	1

 $n = 2$

x_1	x_2	y_0	y_1	y_2	y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1


Kodierer 2^n Eingänge $\rightarrow n$ Ausgänge

$$(0, \dots, 0, 1, 0, \dots, 0) \mapsto (b_1, \dots, b_n)$$

$$b = (b_1 \dots b_n)_2$$


 $n = 1$

x_1	x_0	y
0	1	0
1	0	1



$n = 2$	x_3	x_2	x_1	x_0	y_1	y_0
	1	0	0	0	1	1
	0	1	0	0	1	0
	0	0	1	0	0	1
	0	0	0	1	0	0



$$\rightarrow \begin{aligned} y_1 &= x_3 + x_2 \\ y_0 &= x_3 + x_1 \end{aligned}$$



Multiplexer


2^d Dateneingänge
 d Steuereingänge } 1 Ausgang


Die Steuereingänge bestimmen, welcher Dateneingang durchgeschaltet wird.



y	z
0	x_0
1	x_1

$$\approx z = y'x_0 + yx_1$$





$$\sim z = y_1' y_2' x_0 + y_1' y_2 x_1 + y_1 y_2' x_2 + y_1 y_2 x_3$$

\sim 2-stufige Schaltung mit


4 dreistelligen UND-Gattern und
1 vierstelligen ODER-Gatter

alternativ: 8 binäre UND-Gatter und
3 binäre ODER-Gatter
 \Rightarrow 11 binäre Gatter

Alternative Konstruktion von 2d-MUX aus
verschiedenen d-MUX-Bausteinen.

zunächst: $d = 1$, d.h. Konstruktion von 2-MUX
aus 1-MUX-Bausteinen

Ansatz: Aufteilung der Eingänge auf 2 1-MUX



allgemein: 2^d -MUX hat

$$2^{2^d} = (2^d)^2 \text{ Dateneingänge}$$


2^d Steuereingänge

d -MUXe haben

2^d Dateneingänge

d Steuereingänge

~ Benötige 2^d d -MUXe für Aufteilung der Dateneingänge



{
 Vorselektion mit hinteren
 d Steuereingängen


~ insgesamt
 $2^d + 1$ d -MUX

Auch Multiplexer können als Grundbausteine zur Realisierung beliebiger Boolescher Fkt.en verwendet werden.

Bsp.	y_1 x_1	y_2 x_2	x_3	$f(x_1, x_2, x_3)$
	0	0	0	0
	0	0	1	0
	0	1	0	0
	0	1	1	1
	1	0	0	1
	1	0	1	1
	1	1	0	1
	1	1	1	0

x_1	x_2	f
0	0	0
0	1	x_3
1	0	x_3'
1	1	x_3'

Realisierung von f mit 2-MUX



Idee: Wähle Teil der Argumente von f zur Steuerung des Multiplexers

Jede dreistellige Boolesche Fkt. kann in Abhängigkeit von x_1 und x_2 dargestellt werden durch die Abbildungen $x_3, x_3', 0, 1$

⇒ zum Ausprobieren: siehe auch VL-Seite „Digital Simulator“

zu So 178


SR Q(n)	00	01	11	10
0			D	1
1	1		D	1

Minimalpolynom:

$$SR' + R'Q^{(n)} \\ = (R'(S + Q^{(n)}))''$$

$$= (R + (S + Q^{(n)})')')$$

NOR-Darstellung



$$D^{(n+1)} = (S + (R + D^{(n)})')')$$

$$= S'R + S'D^{(n)}$$

$\Rightarrow D^{(n+1)}$ ist dual zu $Q^{(n+1)}$


Für zulässige Eingaben gilt: $D^{(n+1)} = (Q^{(n+1)})'$

	SR			
$D^{(n)}$	00	01	11	10
1	1	1	D	
0		1	D	

Speicherelement Earle Latch in Fo 180

23.11.2004


vereinfachtes Speicherelement mit
nur einem Steuereingang D



$$Q^{(n+1)} = \begin{cases} Q^{(n)} & \text{falls } T=0 \\ D & \text{falls } T=1 \end{cases}$$



Solange $T=1$ ist, darf
D sich nicht ändern.

$$Q^{(n+1)} = T'Q^{(n)} + T \cdot D$$




Realisierung ohne Schaltungscharaktere

$$Q^{(n+1)} = T'Q^{(n)} + TD + DQ^{(n)}$$




Problem: Instabile Schaltungen

einfache Elimmerschaltung



Auch bei Eliflops kann es zur Instabilität kommen, wenn die unzulässige Eingabe $S=R=1$ mit $Q=\bar{Q}=0$ gleichzeitig auf $S=R=0$ zurückgesetzt wird.

Master-Slave-Eliflops




→ Eo 191

24.11.2004

Beschreibung des Verhaltens von Schaltwerken
mit endlichen Zustandsdiagrammen / Automaten
(Finite State Machine, FSM)

Zustände $\hat{=}$ gespeicherte Werte

Bsp. Flipflop



Flipflop als Schaltwerk

Eingaben $(S, R) \in \underline{2} \times \underline{2} = \Sigma$

Zustände $(Q, \bar{Q}) \in \underline{2} \times \underline{2} = Q$

Ausgaben $(Q, \bar{Q}) \in \underline{2} \times \underline{2} = \Gamma$

δ ist durch das obige Diagramm gegeben

$$\text{z.B. } \begin{pmatrix} Q=0 \\ \bar{Q}=1 \end{pmatrix} \xrightarrow{S=1, R=0} \begin{pmatrix} Q=1 \\ \bar{Q}=0 \end{pmatrix} \hat{=} \delta \begin{pmatrix} (0,1) \\ Q \bar{Q} \end{pmatrix}, \begin{pmatrix} (1,0) \\ S R \end{pmatrix} = (1,0)$$

$$\text{klar: } \lambda((Q, \bar{Q}), (S, R)) = (Q, \bar{Q})$$

Ein endlicher (Mealy-) Automat ist ein Siebentupel

$$\mathcal{A} = (Q, \Sigma, \Gamma, \delta, \lambda, q_0, F)$$

mit endlicher Zustandsmenge Q ,

endlichem Eingabealphabet Σ ,

endlichem Ausgabealphabet Γ ,

Transitionsfunktion $\delta: Q \times \Sigma \rightarrow Q$

Ausgabefunktion $\lambda: Q \times \Sigma \rightarrow \Gamma$

(falls $\lambda: Q \rightarrow \Gamma$ spricht man

von einem Moore-Automaten)

Anfangszustand $q_0 \in Q$


[Endzustandsmenge $F \subseteq Q$]

Für einen Schaltwerkautomaten gilt

$$Q = \underline{2}^m \quad \text{für ein } m \in \mathbb{N}$$


$$\Sigma = \underline{2}^n \quad n \in \mathbb{N}$$

$$\Gamma = \underline{2}^k \quad k \in \mathbb{N}$$



Beip. 3-Bit-Ringsahler

000 → 001 → ... → 111



x_2	x_1	x_0	y_2	y_1	y_0
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

$$y_0 = x_0'$$

$$y_1 = x_1 \underline{\text{xor}} x_0$$

$$y_2 = x_2(x_1x_0)'$$

$$+ x_2'x_1x_0$$

$$= x_2 \underline{\text{xor}} (x_1x_0)$$


Einarbeitung von Eingangen Inc und Reset

$$y_0 = R \cdot 0 + R'(I \cdot x_0' + I' x_0)$$

$$= R'(I \underline{\text{xor}} x_0)$$

$$y_1 = R'(I(x_1 \underline{\text{xor}} x_0) + I' x_1)$$

$$y_2 = R'(I(x_2 \underline{\text{xor}} (x_1x_0)) + I' x_2)$$

Zustandsdiagramm

N bedeutet: $R=I=0$

I steht für: $R=0, I=1$

R steht für: $R=0, I \in \{0,1\}$

in Fo203 -3 als 4-Bit - Betrag- und -Vorzahlenzahl: 1011

8-Bit

1000 0011

3 mit 4 Bits

0011

8 Bits

0000 0011

Darstellung negativer Zahlen

- Fragen:
1. Interpretation der Bitfolgen
 2. Negieren von Zahlen " $x \rightarrow -x$ "
 3. Symmetrie des Zahlenbereichs
 4. Zahlenverlängerung / Bereichserweiterung
 5. Realisierung von Addition und Subtraktion

Betrag- und -Vorzahlen-Darstellung

$$1. \text{decode}_{bv}(b_{n-1}, \dots, b_0) = \begin{cases} + \sum_{i=0}^{n-1} b_i \cdot 2^i & \text{falls } b_n = 0 \\ - \sum_{i=0}^{n-1} b_i \cdot 2^i & \text{falls } b_n = 1 \end{cases}$$

↑
Vorzeichen Betrag

$$= (-1)^{b_n} \cdot \sum_{i=0}^{n-1} b_i \cdot 2^i$$

2. Negieren durch Komplementieren des Vorzeichenbits
3. Zahlenbereich: $-(2^n - 1) \dots -0 \ 0 \dots (2^n - 1)$
symmetrischer Bereich, aber
zwei Darstellungen für Null
4. Zahlenverlängerung durch Auffüllen mit Nullen
nach dem Vorzeichenbit
5. schwierig!

$$= -(2^m - 1) + 2^m - 2^n + \sum_{i=0}^{n-1} b_i \cdot 2^i$$

$$= -(2^n - 1) + \sum_{i=0}^{n-1} b_i \cdot 2^i$$

(a) Addition von Einerkomplementzahlen

$$(a_n a_{n-1} \dots a_0) + (b_n b_{n-1} \dots b_0) ?$$

\downarrow decode₁ \downarrow decode₁

$$-a_n(2^n - 1) + \sum_{i=0}^{n-1} a_i \cdot 2^i + (-b_n)(2^n - 1) + \sum_{i=0}^{n-1} b_i \cdot 2^i$$

$$= -(a_n + b_n)(2^n - 1) + \underbrace{\sum_{i=0}^{n-1} (a_i + b_i) \cdot 2^i}_{\text{Standardaddition}}$$

Summenseiffern $s_i \in \{0, 1\}$
 Übertragungsziffern $\text{carry}_i \in \{0, 1\}$

$$= -(a_n + b_n)(2^n - 1) + \underbrace{\text{carry}_{n-1} \cdot 2^n}_{(2^n - 1) + 1} + \sum_{i=0}^{n-1} s_i \cdot 2^i$$

$$= \underbrace{-(a_n + b_n - \text{carry}_{n-1})}_{\text{Vorzeichenbit für Summendarstellung}} (2^n - 1) + \underbrace{\text{carry}_{n-1}}_{\text{end-around carry}} + \sum_{i=0}^{n-1} s_i \cdot 2^i$$

Ein Überlauf erfolgt, wenn $a_n + b_n - \text{carry}_{n-1} \notin \{0, 1\}$

d.h. wenn $a_n = b_n = 0$ und $\text{carry}_{n-1} = 1$ oder

$a_n = b_n = 1$ und $\text{carry}_{n-1} = 0$

Bsp.

-18	n=7	+18 = (00010010) ₂
+25		-18 = decode ₁ (11101101)
+ 7		+25 = (00011001) ₂

schriftliche Addition

$$\begin{array}{r}
 11101101 \\
 00011001 \\
 \hline
 (1) 111001 \\
 00000110 \\
 \hline
 \rightarrow 1 \text{ end-around carry} \\
 \hline
 00000111
 \end{array}$$

Ausgangsübertrag c_i^{out}
 \parallel
 Eingangsübertrag c_{i+1}^{in}

zu Fo 297

in ÜB Aufgabe 37: mit möglichst wenig Gatter gestalten!

zu Fo 297

Festkommazahlen

$X_{n-1} \dots X_0, Y_1 \dots Y_m$

repräsentiert $\sum_{i=0}^{n-1} X_i \cdot 2^i + \sum_{j=1}^m Y_j \cdot 2^{-j}$

Insgesamt Darstellung von 2^{n+m} Zahlen
 aus dem Bereich $[0 \dots (2^n - 2^{-m})]$

kleinste Zahl $0 \quad 00 \dots 0, 0 \dots 0$

größte Zahl $\underbrace{1 \dots 1}_{2^n - 1}, \underbrace{1 \dots 1}_{2^{-m} \sum_{j=1}^m 2^{m-j}}_{= 2^m - 1}$
 $= 2^n - 2^{-m}$

gleichmäßige Einteilung des Zahlenbereichs
 in Intervalle der Größe 2^{-m} .

Addition / Subtraktion

Angleichung der Position des Kommas, evtl. Genauigkeitsverlust

Bsp. 16-Bit-Zahlen

1100 1001 0000,1010

1000 0100,0001 1000

zu Fo221

01.12.2004

Addition / Subtraktion von Gleitkommazahlen:

1. Exponenten anpassen
2. Mantissen addieren
3. Postnormalisieren

Bsp. Sei $a = 1,101 \cdot 2^3 = 13_{10}$

$b = 1,011 \cdot 2^1 = 3,75_{10}$

zu 1) Exponentenanpassung bei b

0,01011 ~~1~~ $\cdot 2^3$
 \uparrow Rundung!

zu 2) Addition der Mantissen:

$$\begin{array}{r} 1,101 \\ 0,011 \\ \hline 10,000 \end{array} \cdot 2^3$$

zu 3) Postnormalisierung: $1,000 \cdot 2^4 = 16_{10}$


Multiplikation / Division

$$\begin{aligned} & (-1)^{v_1} \cdot m_1 \cdot 2^{e_1} \cdot (-1)^{v_2} \cdot m_2 \cdot 2^{e_2} \\ &= (-1)^{v_1+v_2} \cdot m_1 \cdot m_2 \cdot 2^{e_1+e_2} \end{aligned}$$

- 1.) Mantissen multiplizieren / dividieren
- 2.) Exponenten addieren / subtrahieren
- 3.) Postnormalisierung


Volladdierer

x	y	c_i	c_o	s
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1



$$\begin{aligned}
 c_o &= xy + c_i y + c_i x \\
 &= xy + c_i(x+y) \\
 &= xy + c_i(x \text{ xor } y)
 \end{aligned}$$

zu Fo 227



$$c_o = x_3 y_3 + (x_3 + y_3) \cdot [x_2 y_2 + (x_2 + y_2) \cdot [x_1 y_1 + (x_1 + y_1) \cdot [x_0 y_0 + (x_0 + y_0) \cdot c_i]]]$$

Addierwerke

- Paralleladdierwerke (ripple-carry-adder)

Berechnung in einem Takt (parallel),


aber hohe Signalschaltzeiten wegen Carry-Propagation

Halbaddierer: zwei-stufig

Volladdierer: vier-stufig

⇒ hoher Hardware-Aufwand, schnelle Schaltung

- Serieller Addierer



wenig Hardware: nur 1 Volladdierer

n Takte, bis Ergebnis im Akkumulator vorliegt

- von Neumann Addierer (Fo 223)

getakteter carry-save-Addierer

Mischform aus Parallel- und Serienaddierer

n Halbaddierer, max $(n+1)$ Takte, bis Ergebnis vorliegt

<u>Bsp.</u>	carry			Status
0	a	1111		1
	b	0100		
<hr/>				
0	a	1011		1
	b	1000		
<hr/>				
①	a	0011		0
	b	0000		

⇒ Berechnung benötigte 2 Takte

Ergebnis: 10011

Berechnung mit 4 Takten

carry			Status
0	a	1011	1
	b	1101	
<hr/>			
1	a	0110	1
	b	0010	
<hr/>			

carry			Status
1	a	0100	1
	b	0100	
1	a	0000	1
	b	1000	
1	a	1000	0
	b	0000	

Satz: Das von-Neumann-Addierwerk addiert zwei n -Bit-Summanden in durchschnittlich $\log_2 n$ Schritten.

Beweisskizze: Betrachte zwei zufällig ausgewählte Summanden.

Erwartung: Jeder Summand hat

$\frac{n}{2}$ Nullen und

$\frac{n}{2}$ Einsen, die

unabhängig voneinander verteilt sind.

⇒ Jede Kombination

a_i	b_i	S_i	C_i
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

kommt gleich häufig vor, also jeweils $\frac{n}{4}$ mal.

nächstes
a-Register

nächstes
b-Register

vor 1. Schritt: $\frac{n}{2}$ Einsen im b-Reg., $\frac{n}{2}$ Einsen im a-Reg.

vor 2. Schritt: $\frac{n}{4}$ Einsen im b-Reg., $\frac{n}{2}$ Einsen im a-Reg.

Zufälligkeits- und Unabhängigkeitsannahme:

Die Hälfte der $\frac{n}{4}$ Einsen trifft auf 1 im a-Reg.

\Rightarrow vor 3. Schritt: $\frac{n}{8}$ Einsen im b-Reg., $\frac{n}{2}$ Einsen im a-Reg.

\vdots

\Rightarrow vor i -tem Schritt: $\frac{n}{2^i}$ Einsen im b-Reg.

Sobald $\frac{n}{2^i} < 1$ ist b-Reg $\equiv 0$, d.h. nach

$i > \log_2 n$ Schritten ist die Berechnung beendet.

07.12.2004

zu Fo 237

$$(2^n - 1)(2^n - 1) = \underline{\underline{2^{2n}}} - 2 \cdot 2^n + 1$$

zu Fo 239

<u>Bsp.</u>	Iteration	Multiplikand	Akkumulator / Multiplikator
		0100	000 0; 0110
	1		Shift 000 0 0; 011
	2		Add 0100
			Shift 0010 00; 01
	3		Add 0110
			Shift 0011 000; 0
	4		Shift <u>00011000</u>

zu Fo 242: altes Skript: letzten Schritt streichen (ist nämlich falsch)

zu Fo 241

Booth für Zweierkomplementzahlen:

$$\text{Multiplikator } a = \text{decode}_2(a_n \dots a_0) = -a_n 2^n + \sum_{i=0}^{n-1} a_i 2^i$$

Multiplikand b

Ergänzung der Aktionstabelle um arithm. Operationen

$a_i a_{i-1}$	arithm. Op.	} Addiere $(a_{i-1} - a_i) \times b$
0 0	—	
0 1	Addiere b	
1 0	Subtrahiere b	
1 1	—	

Rechtschift des Zwischenproduktes

 $\hat{=}$ Multiplikation mit 2 pro Iteration \Rightarrow Booth berechnet:

$$\begin{aligned} & \sum_{i=0}^n (a_{i-1} - a_i) \cdot b \cdot 2^i \\ &= b \left(\sum_{i=1}^n a_{i-1} 2^i - \sum_{i=0}^n a_i 2^i \right) \\ & \quad \text{weil } a_{i-1} := 0 \\ &= b \left(\sum_{i=0}^{n-1} a_i \cdot 2^{i+1} - \sum_{i=0}^n a_i 2^i \right) \\ &= b \cdot \left(2 \cdot \sum_{i=0}^{n-1} a_i 2^i - \sum_{i=0}^{n-1} a_i 2^i - a_n 2^n \right) \\ &= b \cdot \left(-a_n 2^n + \sum_{i=0}^{n-1} a_i 2^i \right) \\ &= b \cdot a \end{aligned}$$

Divisionganzzahlige Division

Dividend : Divisor = Quotient und Rest

d. h. Dividend = Quotient * Divisor + Rest

mit Rest < Divisor

Bsp. $1001010 : 1000 = 1001$

$$\begin{array}{r} 1001010 \\ -1000 \\ \hline 001010 \\ -1000 \\ \hline 10 \end{array}$$

↑ Quotient

← Rest

in Fo245

formal nach Schema:

	Quotient	Iteration
Abku 01001010	0000	
Subtr -10000000	←	
1 11001010 carry +10000000		1
1 01001010 ⇒ 01000000	0000	
0 00001010 ⇒ 00100000	← 0001	2
1 11101010 + 00100000	0010	3
1 00001010 ⇒ 00010000		
1 11111010 + 00010000	0100	4
00001010 ⇒ 00001000		

0	00000010
---	----------

1001

5

00000100

Division und Restbildung bei negativen Zahlen

Quotient

Rest

 $-5 \text{ div } 3$ $-5 \text{ mod } 3$

Pascal/Ada -1

1

FORTRAN/Java -1

-2

C undef.

undef.

Modula-3/
Haskell -2

1

Es sollte gelten

$$x = (x \text{ div } y) * y + (x \text{ mod } y)$$

$$-5 = (-5 \text{ div } 3) * 3 + (-5 \text{ mod } 3)$$

$$-1 * 3 + (-2)$$

$$-2 * 3 + 1$$

$$-1 * 3 + 1 \quad ?$$

sinnvollste Def.: $x \text{ div } y = \lfloor \frac{x}{y} \rfloor$ nächstkleinere
ganze Zahl

$$x \text{ mod } y = x - \lfloor \frac{x}{y} \rfloor * y$$

Vorteile: $-x \text{ mod } y$ ist immer positiv

$-x \text{ div } 2^k$ realisierbar mit arithmetischem
k-Bit Rechtschift

$-x \text{ mod } 2^k \hat{=} \text{letzte } k \text{ Bits von } x$

zu Fo 258

08.12.2004

 $x \leftrightarrow y$ Vertauschen von X und Y

SLL	logischer links-Shift
SLR	logischer rechts-Shift
SAL	arithmetischer links-Shift
SAR	arithmetischer rechts-Shift

zu Fo

14.12.2004

Bsp. Adresse Inhalt von Register R1

zu 16-Bit ab Adresse 5h

1. Befehl Speichermodus wartendPhase 1:Phase 2: $z := 5$ Phase 3: $z \rightarrow \text{MAR}$ 2. Befehl Speichermodus lesend, Format: 2 BytesPhase 1: $\text{MDR} \rightarrow y$
 $\text{R1} \rightarrow x$ Phase 2: $z := x + y$ (, CC)Phase 3: $z \rightarrow \text{MDR}$ 3. Befehl Speichermodus schreibend, Format: 2 Bytes

:

zu Fo 278

Interpreter - Schleife

while true do

L Lade Programmzähler und entsprechenden Befehl (Opcode)

I Inkrementiere Programmzähler


E Führe geladenen Befehl aus

|
Zyklus

SUB A, B → CC
 JZ 15 ←

→ LIE-Zyklus
 ←

15.12.2004



Befehlssatz eines Rechners

Aufbau eines Befehlswortes

FORMAT OPCODE ADRESSE 1 ... ADRESSE n

FORMAT bestimmt Befehlslänge

Adressenkodierung

(Zahl/Art der Parameter)

OPCODE - auszuführende Operation

- Stelligkeit

ADRESSEN — Operandenadressen

- Quell- und Zieladressen

- ggf. Konstanten

- ggf. implizite Operanden

— Befehlsadressen bei Kontrollbefehlen

Bsp. Wortlänge 32 Bits

Registernzahl 32 → 5 Bits für Registeradresse

Speichergröße 64 KByte → 16 Bits für Speicheradresse

ALU-Befehl mit 3 Registeroperanden / 1 Reg., 1 Speicherop.

FORMAT	5 Bits	5	
OPCODE	6 Bits	6	
REG.-OPER.	15 Bits	5	Reg. Oper.
	<u>26 Bits</u>	<u>16</u>	Speicher-Op.
		32	

Darstellungsformen für Befehlswoorte:

- Bitfolge
 - Hexadezimal
 - mnemonische Darstellung "Assembler"
- (charakteristische Kürzel für jeden Befehl)

04.01.2005

2. Leistungskontrolle morgen


9:15 - 9:45

Vorlesung 10:00 - 11:00

} HG 5 (wie gewohnt)

Stoffumfang: Kap. 4-6

zu Fo 280




Übersetzung von Hochsprachenprogrammen

C-Programm

Compiler

Assemblerprogramm



Aufgaben des Assemblers

- Übersetzung von Pseudobefehlen, symbolische Namen für Befehlsadressen oder Daten
- Verwaltung von externen Referenzen in Symboltabellen
- Bereitstellung von Informationen für den Debugger

Aufgaben des Linkers

Zusammenfügen unabhängig assemblierter Object Files zu Executable

- Platzieren Code- und Datenmodule symbolisch im Speicher
- Übersetzen Daten- und Instruktionlabel in relative Speicheradressen
- Zuordnung von internen und externen Referenzen

zu Fo 283

Ausführungsmodelle

Bsp. Realisierung von $A := B + C$,

wobei A, B, C Speicherplätze bezeichnen

Registernmodell

a) mit Reg. / Speicher-Operanden

LOAD	R1, B	<u>Zwei-Adress-Form</u>
ADD	R1, C	
STORE	R1, A	

b) nur Register-Operanden

LOAD	R1, B	<u>Drei-Adress-Form</u>
LOAD	R2, C	
ADD	R1, R1, R2	
STORE	R1, A	


→ LOAD/STORE - Architektur (RISC)

Akkumulator

LOAD	B	(Akkumulator ist impliziter Parameter)
ADD	C	
STORE	A	

Code ist kompakter als im Registernmodell

Keller / Stack: nach LIFO (Last-In-First-Out)
- Prinzip organisierte Datenstruktur


push: element \times stack \rightarrow stackpop: stack \rightarrow element \times stackBefehle für Kellermaschine

Keller ist jeweils impliziter Parameter

PUSH	adr	$\hat{=}$ LOAD
POP	adr	$\hat{=}$ STORE

ALU - Operationen werden jeweils auf
den obersten Kellerelementen durchgeführt

ADD
↑
parameterloser Befehl




Realisierung von $A := B + C$

PUSH B
 PUSH C
 ADD
 POP A

Anwertung von arithmetischen Ausdrücken mit Stack

Postfixnotation eines Ausdrucks liefert Stackcode

$(A + B) * (C + D)$



Infix

Präfixnotation
 (Depth-first-left-to-right)

$* + A B + C D$

Postfix-Notation

$A B + C D + *$

PUSH A, PUSH B, ADD, PUSH C, PUSH D, ADD, MULT

				D		
	B		C	C	C+D	
<u>A</u>	<u>A B</u>	<u>A+B</u>	<u>A+B</u>	<u>A+B</u>	<u>A+B</u>	<u>(A+B)*(C+D)</u>

ab Fo 287: komplett neue Folien (RISC-Prozessoren)

11.01.2005

zu Fo 303

$\$t_1$
 $b_4 b_3 b_2 b_1$

\rightarrow $\text{not}(\$t_1)$
 $b_4' b_3' b_2' b_1'$

$\sum_{i=1}^4 b_i \cdot 2^{i-1}$

$\sum_{i=1}^4 b_i' \cdot 2^{i-1}$

$= \sum_{i=1}^4 (1 - b_i) \cdot 2^{i-1}$

$= \sum_{i=1}^4 2^{i-1} - \underbrace{\sum_{i=1}^4 b_i \cdot 2^{i-1}}$

$2^4 - 1 - \$t_1$

in MIPS: $\text{not}(\$t_1) = 2^{32} - 1 - \t_1

$\$t_1 + \$t_2 > \frac{2^{32} - 1}{\text{Überlauf}}$

in Fo


- test <addr>
-
-
-
- data
-
-
-

in Fo 316

```

if $a0 < 1 then return 1
else return fact($a0-1) * $a0
    
```

in Fo 318




in Fo 320


12.01.2005

Format von Lade-/Speicherbefehlen

bus. Operationen mit immediate-Operanden




32-Bit-Konstante



zu Fo 321

Format von unbedingten Sprüngen



Wortadresse
 $\hat{=}$ 28 Bit Byteadresse (zwei Nullen anhängen)

Fo 322: print-int (\$s0) statt &s0

zu Fo 326

Kopieren von C-Strings

↑
Nullterminierung

source[i] → sink[i]

in C:

```
i = 0;
while (sink[i] = source[i]) != '\0'
    {i = i + 1}
```

Registerbelegung:

- \$a0 ← sink
- \$a1 ← source
- \$s0 ← i

↑
Register muss gesichert werden

```
strcpy: addi $sp, $sp, -4 } # $s0 sichern
        sw   $s0, 0($sp) }
        li   $s0, 0      # i=0
```

```
L1:     # sink[i] = source[i]
        add  $t1, $a1, $s0 # $t1 ← Adresse von source[i]
        lb  $t2, 0($t1)    # $t2 ← source[i]
        add  $t3, $a0, $s0 # $t3 ← Adresse von sink[i]
        sb  $t2, 0($t3)    # sink[i] ← $t2
        beq $t2, $0, L2    # falls source[i] = '\0'
                                # goto L2
        addi $s0, $s0, 1   # i = i + 1
        j    L1
```

```
L2:     lw   $s0, 0($sp) } # Restauriert $s0
        addi $sp, $sp, 4 }
        jr   $ra
```

Statt den Array-Index in \$s0 explizit zu verwalten und in jedem Schleifendurchlauf auf \$a0 und \$a1 aufzuaddieren, kann man auch die Basisregister \$t1 und \$t3 direkt inkrementieren.

```
strcpy2:  move  $t1, $a1
         move  $t3, $a0
```

```
L1:      lb    $t2, 0($t1) } sink[i] ← source[i]
         sb    $t2, 0($t3)
         addi  $t1, $t1, 1
         addi  $t3, $t3, 1
         bne  $t2, $0, L1
         jr   $ra
```

zu Fo 328

```
100 ($t0)
  ↑   ↑
Offset Adresse
```

zu Fo 367 Programmzeile 24 und 30 verändert
ori beq

19.01.2005

(in Pipeline-Verarbeitung wird der unmittelbar nach dem Sprungbefehl folgende Befehl noch ausgeführt!)

zu Fo 371

WAR - Hazard



```
Bsp. add $1, ($2)R, $3
     mov w($2), $4
```

```
add IF read $2 (ID) EX MEM WB
mov   IF ID EX MEM (WB) write $2
```

Bei MIPS - Pipeline tritt WAR - Hazard nicht auf.

Er ist nur möglich, falls im früher Phase geschrieben wird.

Modifikation der Pipeline:




Falls vor dem Lesen geschrieben wird,
gibt es hier einen Konflikt.

in Ex 355

25.07.2005

MIPS - Instruktionsverarbeitungsphasen

IF: $IR \leftarrow Mem[PC]$



$NPC \leftarrow PC + 4$

ID: Dekodiere $IR[0..5]$

$A \leftarrow Reg[IR_{6..10}]$

$B \leftarrow Reg[IR_{11..15}]$

$Imm \leftarrow extend(IR_{16..31})$

↑
Vorzeichenextension

EX: 4 Fälle

- Speicherzugriff \rightarrow Adresskalkulation

$S \leftarrow A + Imm$

- Register-Register-ALU-Operation

$S \leftarrow A \text{ op } B$, op aus $IR_{0..5}$ und $IR_{26..31}$

- Register-Imm-ALU-Op.

$$S \leftarrow A \text{ op Imm, op wie oben}$$

- Sprung

$$S \leftarrow NPC + Imm$$

ggfs. Vergleich von A und B, um festzustellen,
ob Sprung erfolgen soll

MEM: nur bei Lade-/Speicherbefehlen und Sprung aktiv

$$\text{Laden: } M \leftarrow Mem[S]$$

$$\text{Speichern: } Mem[S] \leftarrow B$$

$$\text{Sprung: falls Sprung erfolgt, } NPC \leftarrow S$$

$$\text{alle ALU-Ops: } M \leftarrow S$$

$$\text{WB: } Reg[IR_{16..20}] \leftarrow M \text{ falls R-Format}$$

$$Reg[IR_{11..15}] \leftarrow M \text{ falls I-Format}$$

$$PC \leftarrow NPC$$

Für die Fließbandverarbeitung ist eine Entkopplung
dieser Phasen notwendig, durch spezielle Bufferregister
(Pipeline Latches)

z.B. IF/ID. IR... MEM/WB. IR

Hazards

- Strukturhazards

z.B. Konflikt zwischen IF und MEM bei nur einem
Speicherzugang

Lösung in MIPS:



getrennte Pufferspeicher (Cache)
für Instruktionen und Daten

- Datenhazards

- RAW-Hazards (Read After Write)

in MIPS:

Ⓐ ALU.OP reg, ..., ... } WRITE
 ...
 INSTR --, --reg... } READ
 ...



↘ Für die 3 nachfolgenden
 Instruktionen ist eine
 Sonderbehandlung erforderlich.



Lösung: 1) Forwarding für die beiden
 nachfolgenden Instruktionen

für nachf. Instr.: ID/EX ALU-Input ← EX/MEM ALU-Output

für zweite nachf. Ins: -- " -- ← MEM/WB ALU-Output


2) Aufteilung der ID und WB- Stufe

in zwei Phasen



↘ In WB geschriebene
 Werte können im
 selben Takt gelesen werden

Ⓑ LADE reg, ... } WRITE
 ...
 INSTR ..., -reg... } READ



IF ID EX MEM WB

Die direkt nachfolgende Instruktion kann geladenen Wert nicht mit ALU verarbeiten.

Lösung: Compiler Scheduling
 "geeignete Anordnung der Instruktionen durch Compiler"

Für weiter nachfolgende Instruktion ist Forwarding möglich.

- WAR - } Hazards, in MIPS nicht möglich
 - WAW - }

Kontroll-Hazards

bedingter Sprungbefehl

in Fo 384 Boj

div. d F0, F2, F4 RAW-Hazard
 add. d F10, F0, F8
 sub. d F6, F6, F14 ← unabhängig


↪ sub. d kann vor der Addition add. d ausgeführt werden.

div. d F0, F2, F4 RAW-Hazard
 add. d F10, F0, F8
 sub. d F8, F6, F14 WAR-Hazard

WAR-Hazard ↪ sub. d darf erst schreiben, wenn add. d F8 gelesen hat.

zu Fo 385

Aufbau einer Pipeline mit dynamischer Instruktionsanordnung



zu Fo 385

Bsp. Lade-Zugriffe bei direkter Abbildung


Speichergröße 32 Blöcke → 5 Bit-Blockadressen

Lade-Größe 8 Blöcke → 3 Bit Lade-Index

Zugriffsfolge	Index	V	Tag	Datenblöcke
10 110	000	1	10	Mem [10 000]
11 010	001			
10 110 ✓	010	1	10	Mem [11 010]
110 10 ✓	011	1	00	Mem [00011]
100 00	100			
00 011	101			
10 000 ✓	110	1	10	Mem [10 110]
100 10	111			

← Anlagerung des Blocks

allg. Adressumsetzung bei direkter Abb.



* N bei L1-Größe 2^N

01.02.2005


Sonderkolloquium:

Mi 16⁰⁰h HSI Lahnberge

Di fällt VL aus!

Mi Klausureinsicht

zu Fo 404



Trefferquote $h = \frac{\# \text{ erfolgreicher Lade-Zugriffe}}{\# \text{ aller Speicherzugriffe}}$

Fehlschlagquote $1-h$ (h wie engl. "hit" = Treffer)

mittlere Zugriffszeit $t_M = h \cdot t_h + (1-h) \cdot t_f$

\uparrow Trefferzeit \uparrow Fehlschlagzeit

$$t = t_h + t_p$$

\uparrow
Nachladeseit
(penalty)

$$\approx t_M = t_h + (1-h) \cdot t_p$$

zu Fo 408

2:1-RegelFehlschlagquote (Lade der Größe N mit direkter Abbildung) \approx Fehlschlagquote (Lade der Größe $\frac{N}{2}$ mit 2-facher Mengenauslastung)

in Fo 417

Compiler-kontrolliertes PrefetchingIdee: prefetch - Instruction

↳ Voranladen von Daten in Cache

- „faulting prefetch“ bedeutet, dass
Seiten- oder Segmentfehler
(Fehlschläge auf niedrigeren Hierarchie-Ebenen)
ausgelöst werden können
- „non-faulting prefetch“
≙ no-op bei Fehlschlag auf
nächstniedrigere Hierarchiestufe

wichtig: Cache muss nicht-blockierend sein,
d.h. während des Nachladens von Blöcken
müssen weitere Zugriffe möglich sein

Ziel: Einfügen von prefetch-Inst. für Daten,
die wahrscheinlich zu einem Fehlschlag führen.

Bsp. 8 KB Cache mit direkter Abb. und 16 Byte-Blöcken.
write back mit write allocate

Felder	Double	a [3, 100]	}	zu Beginn nicht im Cache
	 8B	b [101, 3]		

Zeilenweise Speicherung


```
for (i=0; i < 3; i=i+1)
  for (j=0; j < 100; j=j+1)
    a[i][j] = b[j][0] * b[j+1][0]
```

a: $\overbrace{a_{00} \quad a_{01}}^{\text{Lade-Block}} \quad \overbrace{a_{02} \quad a_{03}} \quad \overbrace{a_{04}} \quad \dots$
 $\overbrace{a_{10} \quad a_{11}} \quad \overbrace{a_{12} \quad \dots}$

→ räumliche Lokalität: gerade j -Werte → Fehlschlag

ungerade j -Werte → Treffer

$$\Rightarrow \# \text{ Fehlschläge } \frac{3 \times 100}{2} = 150$$



→ temporale Lokalität: 101 Fehlschläge

Annahme: Nachladzeit erfordert Prefetch jeweils
7 Iterationen im Voraus.

Vorgehensweise: Aufsplitten der Schleifen

Zunächst Prefetch von a und b

danach nur noch von a

for ($j=0; j < 100; j=j+1$)

{ prefetch ($b[j+7][0]$);

prefetch ($a[0][j+7]$);

$a[0][j] = b[j][0] * b[j+1][0]$ }

for ($i=1; i < 3; i=i+1$)

for ($j=0; j < 100; j=j+1$)

{ prefetch ($a[i][j+7]$);

$a[i][j] = b[j][0] * b[j+1][0]$ }

Analyse: prefetch von $a[i][7] \dots a[i][99]$
 $b[7][0] \dots b[99][0]$

$$\Rightarrow \text{verbleibende Fehlschläge } \underbrace{\frac{3 \times 7}{2}}_a + \underbrace{7 + 1}_b = 19$$

Reduktion der Fehlschläge von 251 auf 19
mit 400 zusätzlichen Prefetch-Instruktionen

zu Fo 431

02.02.2005

Bsp. Lokale vs. Globale Fehlschlagsquote

1000 Speicherzugriffe der CPU

40 Fehlschläge im L1 Cache

20 Fehlschläge im L2 Cache

Lokale L1-Fehlschlagsquote: 4%

Lokale L2-Fehlschlagsquote: 50%

Globale Fehlschlagsquote:	2%
---------------------------	----